Dersin Amaci
1. Bir Donanim Tanimlama dilini (VHDL) kullanarak tasarim becerisini gelistirmek,
2. Sonlu durum makina turlerini kavramak
3. Donanim Tanimlama dili kullanarak sayac, kaydirma yazmaci gibi ardisil devrelerin tasarlama ve gelistirme becerisini kazandirma
4. Egitim amacli gömülü sistem tezgahlarinin kullanimini saglamak.




Dersin Icerigi
Gomulu sistem teknolojileri. VHDL donanim tanimlama dilinin ozellikleri, tumlesik ve ardisil devreler icin modellerin gelistirilmesi
ve test edilmesi. Mantik seviyesi ve yuksek seviyede sentez. Birlesimsel ve ardisik devrelerin sentezi. Programlanir mantik ve depolama
cihazlari. Aritmetik-mantik devrelerinin tasarlanmasi ve FPGA egitim kartinda test edilmesi.


Ders Katki Payi
Icerik Pay
Ara Sinav %20
Proje %15
Kisa Sinav %15
Final %50



Haftalik Ders icerigi
Hafta Konu
1 Ders tanitimi, tarihi bakis, FPGA ürünlerî ve modern hayata etkileri
2 VHDL donanim tanimlama diline giris
4 Tümlesik devrelerin tasarimi
5 Donanim tanimlama dilinde bir bitlik ve 4 bitlik toplayici devre tasarimi
6 VHDL dilinde tasarlanan devrelerin test edilmesi
7 Ardisil devrelerin tasarimi
8 Sayici tasarimi
9 VHDL dilinde sonlu durum makinalari
10 Ara sinav


Ders Kitabi / Malzemesi
1 Savran, İbrahîm, Donanım Tanımlama Dîlî VHDL ve FPGA Uygulamları Papatya Yayıncılık, 2017: încele    satın al
2 Perry, Douglas L. , VHDL: programming by example, McGraw-Hill, 2002 : 4th ed.